Ｖｅｒｉｌｏｇ　ＨＤＬ＆ＶＨＤＬ　テストベンチ記述の初歩

論理回路の検証で用いるＨＤＬ文法とノウハウ　 ＤＥＳＩＧＮ　ＷＡＶＥ　ＭＯＯＫ